\mathcal{C}

PAT-NO: JP405204844A

DOCUMENT-IDENTIFIER: JP 05204844 A

TITLE: DIGITAL COMPUTER SYSTEM

PUBN-DATE: August 13, 1993

INVENTOR-INFORMATION:

NAME

PAN-RATZLAFF, RUBY Y

ASSIGNEE-INFORMATION:

NAME COUNTRY DELL USA CORP N/A

APPL-NO: JP04210321

APPL-DATE: August 6, 1992

INT-CL (IPC): G06F013/38, G06F003/00

ABSTRACT:

PURPOSE: To automatically receive an arbitrary processor with one socket even if processors of plural types are different in correspondence relation between signals and pins by providing the processor with specific pins that engage the socket.

CONSTITUTION: The <u>socket</u> 10 is provided with a circuit needed to change the address of a specific signal to various pins according to the type of a processor in use. The output IGNNE*/MNI of PAL 18 is connected to a <u>pin</u> A15 of a processor 20. In this case, pins C14 and A13 supply a signal FERR or FERR1 to the PAL 18. The BIOS(basic input/output system) of the processor includes a program which <u>detects the type of the processor</u> when the computer system is powered on for the 1st time. An ID is supplied from the processor, and encoded by the BIOS 15 and stored in a register 16, and the BIOS 15 detects whether or not there is a coprocessor, and encodes discrimination information on the processor and stores it in the register 16.

COPYRIGHT: (C) 1993, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-204844

(43)公開日 平成5年(1993)8月13日

(51)Int.CL*

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 13/38

320 A 9072-5B

3/00 A 8323-5B

審査請求 未請求 請求項の数8(全 12 頁)

(21)出願番号

特願平4-210321

(22)出願日

平成4年(1992)8月6日

(31)優先権主張番号 766877

(32) 優先日

1991年9月27日

(33)優先権主張国

米国 (US)

(71)出額人 591134063

デル ユーエスエイ コーポレイション アメリカ合衆国テキサス州、オースチン、

アーポアタム ブールパード 9505

(72)発明者 ラピイ ワイ、パン ー ラツラフ

追って補充致します。


(74)代理人 弁理士 浅村 皓 (外3名)

(54)【発明の名称】 ディジタルコンピュータシステム

(57)【要約】

【目的】 複数の型のプロセッサ間で信号とピンとの対 応関係が異なっても、1個のソケットで任意のプロセッ サを自動的に収容することができるようにする.

【構成】 本ディジタルコンピュータシステムは、ファ ミリー中の任意のプロセッサを収容することのできるソ ケットを有する、ファミリーはそれぞれのプロセッサの 基本入出力システムコードが共通であるとして定義す る。各プロセッサでは特定の信号を通すためのピンが割 り当てられており、ピンはソケットにはまるようになっ ている。少なくとも2種類のプロセッサ間では、少なく とも1個の特定の信号とピンとの対応関係が一致しな い。このような不一致があると、プロセッサの型に応じ て信号の宛先を適当なピンに自動的に変更する。



【特許請求の範囲】

【請求項1】 複数の型のプロセッサのうちの任意の1個を収容することができるプロセッサソケットを有するディジタルコンピュータシステムであって、該プロセッサは特定の信号を通し、ソケットに挿入されるためのピンを有し、該プロセッサ同士は共通の基本入出力システムコードを有すると共に、少なくとも1個の特定の信号を割り当てピンとが一致しないようになっている、ディジタルコンピュータシステムにおいて、

(ア) プロセッサの型を検出して識別情報を供給する 10 ようにプログラムされているメモリと、

(イ) メモリとプロセッサとの間に接続されて、プロセッサが識別されたときに、少なくとも1個の特定の信号を別のピンに向けて供給するための論理回路と、を含むことを特徴とする、ディジタルコンピュータシステム

【請求項2】 請求項1記載の装置において、論理回路 はプロセッサの識別情報を記憶するためのレジスタを含むことを特徴とする、ディジタルコンピュータシステム。

【請求項3】 請求項2記載の装置において、論理回路 は更に、レジスタの出力に応答するプログラマブルロジ ックアレイ (PAL) を含むことを特徴とする、ディジ タルコンピュータシステム。

【請求項4】 請求項3記載の装置において、論理回路 は更に、レジスタの出力から供給されるゲート信号と、 システムから供給される特定の信号とを受信するように 接続されたゲートを含み、ゲートの出力は特定のピンに 接続されていて、特定の信号が特定のピンに達するのを 選択的に阻止するようになっていることを特徴とする、 ディジタルコンピュータシステム。

【請求項5】 請求項1記載の装置において、メモリは 基本入出力システム (BIOS) を含むことを特徴とす る、ディジタルコンピュータシステム。

【請求項6】 請求項4記載の装置において、メモリは 基本入出力システム (BIOS) を含むことを特徴とす る、ディジタルコンピュータシステム。

【請求項7】 請求項5記載の装置において、BIOS はプロセッサの型を読み取るためのプログラムと、コプロセッサの有無を検出するプログラムとを含むことを特 40 敬とする、ディジタルコンピュータシステム。

【請求項8】 請求項6記載の装置において、BIOS はプロセッサの型を読み取って、それを符号化し、その コードをレジスタに記憶させるためのプログラムと、コ プロセッサの有無を検出して、有無を符号化し、そのコードをレジスタに記憶させるためのプログラムとを含むことを特徴とする、ディジタルコンピュータシステム。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プロセッサファミリー 50 ラムも有する。

に属する任意の1個のプロセッサを収容することのできるプロセッサソケットを有する、ディジタルコンピュータシステムに関するものである。特に本発明はファミリー中の各種のプロセッサを自動的に収容することを可能にするものである。

2

[0002]

【従来の技術】同じファミリー内のプロセッサでも、信号とピンの対応関係が異なる場合がしばしばある。すなわち、あるプロセッサのあるピンにある特定の信号が割り当てられているのに、別のプロセッサでは対応するピンに異なる信号が割り当てられている。

【0003】これまでは、各プロセッサ毎にソケットを手動で調整するのが一般的であった。ジャンパ線をある位置から別の位置へと設けることによって、特定の信号を別のピンへ宛てるのである。この問題を解決する他の方法はスイッチを設けて、プロセッサの型に応じて特定の信号をあるピンから別のピンへ宛先を変えるのである。

【0004】更に他の解決方法は、2個以上のソケット を使うことである。すなわち、あるソケットはファミリー中のあるプロセッサを受け入れるようにだけ結線して おき、第2、第3のソケットはファミリー中の他のプロセッサを受け入れるように結線するのである。このシステムでは、新しくプロセッサが実装されると、自動的に 適当なプロセッサに切り替える回路が含まれることもある。

[0005]

【発明が解決しようとする課題】本発明は、ジャンパ線を動かしたり、スイッチを投入したりせずに、使用者が 30 ファミリー内の所望のプロセッサを1個のソケットに挿 入しさえすればよいシステムを提供する。動作は使用者 に対して完全に明らかになっている。

[0006]

【課題を解決するための手段】本ディジタルコンピュータシステムは複数の型のプロセッサのうち任意の1個を収容することのできるソケットを有し、プロセッサは特定の信号を通し、ソケットとはまり合うためのピンを有している。各プロセッサは共通の基本入出力システムコードを有すると共に、少なくとも2種類のプロセッサ間では少なくも1個の特定の信号とピンの割り当ての対応関係が異なっている。インテル社の80486DX、80486SXおよび80487SXから成るプロセッサファミリーは良い適用例である。もちろん他のファミリーのプロセッサにも適用することができる。

【0007】基本入出力システムメモリ(BIOS)は プロセッサの型を読み取り、種類を符号化し、そのコー ドをレジスタに記憶させるためのプログラムを有する。 BIOSはまた、コプロセッサの有無を検出し、有無を 符号化し、コードをレジスタに記憶させるためのプログ ラムも有する。 ` 3

【0008】プログラム可能なロジックのアレイ(PA L) をレジスタとソケットとの間に設ける、PALはあ るピンに接続されていて、レジスタに記憶されている内 容に依り、信号の宛先を別のピンに変える。ゲートを用 いて、レジスタの内容に依り、プロセッサに信号が入る のを完全に阻止する。

【0009】本発明の目的は、複数の型のプロセッサ間 で信号とピンの対応関係が異なっても、任意のプロセッ サを自動的に受けいれるソケットをコンピュータシステ り当てられており、共通の基本入出力システムコードを 有してするプロセッサを対象としている。以下の詳細な 説明により本目的および他の目的を明らかにする。

[0010]

【実施例】本発明によれば、単にプロセッサをソケット に挿入するだけで、使用者がプロセッサファミリー中の 任意のプロセッサを交換することができるようになる。 使用者はジャンパを挿入する必要もなければ、スイッチ を入れる必要もない。指定された信号と割り当てられた 加えることが必要であるが、それは使用者に対して完全 に明らかである。以下この結果を得るために用いられる システムを詳細に説明する。

【0011】図1~図5に本発明のソケットの略図を示 す、ソケット10に付いている端子26は信号IGNN* *E* を (図1)、端子27は信号FERR1* を (図 1)、端子29は信号FERR®を(図1)、端子21 は信号NM Iを(図4)運ぶ、信号PRO/COP と DX* /SXはアンドゲート11で結合して、バッファ 12を介して信号NMIの通過を制御する(図4)。 「*」はロー信号レベルであることを示す。

4

【0012】図6はプロセッサとPALおよび関連部品 を示すブロック図である。ソケット10には、使用され るプロセッサの型に依って、特定の信号をいろいろなど ムに提供することである。特定の信号が特定のピンに割 10 ンに宛先を変えるのに必要な回路が付いている。PAL 18の出力IGNNE・/NMIはプロセッサ20のビ ンA15に接続されている (プロセッサ20はソケット 10に装着される)、ピンC14とA13はそれぞれ信 号FERR* またはFERR1* をPAL18に供給す る。本実施例ではPAL18の型は16R4-7であ る。PAL18は必要なときに、信号FERR* (80 487SXと指定されたときにはFERR1・も)の宛 先を変える。

【0013】本実施例では宛先を変更するのに必要な信 ピンとが合わないので、プロセッサのソケットを変更を 20 号はNMIとIGNNE*のみである。プロセッサの型 に依り、FERR* とFERR1* のどちらか一方が選 ばれる、次表はこれらの信号とピンの対応を示す。

[0014]

【表1】ピンの相違の比較表ピン番号

信 号	80486DX	80486SX	80487SX
FERR*	C14	NC	A13
IGNNE*	A15	NC	A15
NMI	B15	A15	B15
NC: 接続なし			

【0015】プロセッサのBIOS15には、コンピュ ータシステムに最初に電源が入れられたときに、プロセ ッサの型を検出するプログラムが含まれている。IDは 給されるプログラムはその1Dを2ビットの2進コード に符号化して、それをレジスタ16に記憶させる。BI OS15はまた、コプロセッサがあるか否かを検出し て、プロセッサの識別情報を加えるプログラムも有す ※

※る、この情報は1ビットで符号化されてレジスタ16に 記憶されるが、信号PRO/COP* として示してあ る。IDは信号DX*/SXとして示してあり、BIO プロセッサ自身により供給され、BIOS15により供 40 S15から出力されてレジスタ16に記憶される。この 識別化作業の全体のリストを以下に示す。

[0016]

【表2】

```
5
                                                                     6
 configure_processor_type:
shld eax,edx,24
                                                ;プロセッサの政行 IDはAEに入っている
 ; DXかSX かプロセッサの名を書べる-
          もしな打 ID が486SXと整合すれば SX である。 さもなくば IX とみなす **
                    al. PORT XXHIGH INIT_VAL
          DOV
                                               ;下位ビットの改訂者号をマスクする
; もしCPUの改訂1力が4865X/4875Xと
同じでなければ
          and
                    ah,11110000b
                    ah.14865X_REV_ID
          je.
                    its_an_sx
                                               ; ロエプロセッサにセットする
          OT
                    al,100000000b
          and
                    al.not 01000000b
                    ah, 1486_P23T_REV_ID
          СППР
                                               ; P23T and P24
                    its_P23T_P24
          DOV
                    ah.al
          Jwp
                    finish cpu_pin_setup
1ts_P23T_P24:
                   PORT_INHIGH, al ah, al
          ONE
                                               ; PORT_XXHIGH を記録する
          BOV
                   MATHBSY, al
          out
          fninit
          fldev
                   CS:Unmasked_error_cw
                                              ; PP モエラーにする
          fatp
                  st(0)
Word ptr cs:(0)
         WAFORIO
WAFORIO
                                              ; IRR を流む
          DOV
                   al, 10b
                   OaOh,al
al,OaOh
          out
          in
          cut
                   MATHESY.al
                                              ; 数字のエラーをクリアする
          fninit
          fldev
                   CE: DOTTAL_CV
                                              ; 未決の部分を剥べる
                   al,20h
          test
                   finish_cpu_pin_setup
                                             ;もしエラーなら、P-24は既に終了している
          toz
                   ah, 01000000b
          OF
                   ah, not 10000000b
finish_cpu_pin_setup
          and
          jæp
                                      0340h
unmasked_exror_cw
                             đv
normal_cw
                                      037£b
                             dor.
its_an_sx:
                                                ; さもなくば 5弦 である。ここで 486か 487
かを調べる
         and
                   al,00111111b
;コプロセッサの存在の決定—

1. メモリ位置を告込む

2. FPU をリセットする

3. PPU の制御所を同じメモリ位置に配信させる

4. もしFPU が存在すれば、そのメモリ位置の内容が(FPU の制御所に)

変わっているだろう。

2. アンドン・アー・アー・アー・アー・アー・フィメモリを
        - RAM がまだ確立されていないので、RCM の計算下でキャッシュメモリを使う。
; 注章
                                     * *【表3】
```

[0017]

```
7
                                                              8
        DOV
                elox, cr0
                                        :486 のキャッシュメモリをオフにする
                ehx, 500000000h
        OT
                cro.ebx
        DOV
        invd
                                ; これ以外の方法を完全に理解しない限り、
try_cpu_quees_again:
                                ;このラベルの後、コードを変更しない。
                al, not PORT_XX_LOAD_RAM_H ;キャッシュプログラムモードをオンにする
        and
                al, 20h
        Lidt
                cs:cm_mess_tab
                PORT XXHIGH, al
        out
                ; アドレスピット 3 - 1 は書込み可能を意味する
                プアドレスピット 2 - 1 キャッシュ不悦を意味する
        DOV
                pr. Olloop
        DOV
                ds, bx
                hx, hx
                                        ;F block, 16K or 32K units (32k
;ユニットの場合でエニュ で十分だが、でエー4 なら
        IDI
                cx, 1*4
                                         ;32kのみならず16kでも有効であることに注意)
               16
        align
cache_486_init_loop_coproc:
                dx, ds: (bx)+0100b
                                        ょ昔込み可能 ・ キャッシュ可能
        MOV
                hx, 4000h
        add
        dec
                cache 486_init_loop_coproc
        1pz
        and
                al.not 20h
                PORT_XXHIGH.al
        out
                al, PORT_DI LOAD_RAM_N ;++, シュプログラムモードをオフにする
        or
                PORT_XXIIICH.al
        out
                chx,cr0
        DOV
                ehr, not 600000000h
                                        :485 のキャッシュをオンにする
                cr0,ebx
                                        ; メモリ位置 0 の内容をキャッシュに始み込む
                bx.ds:[0h]
        DOV
                bx,ds:[0h]
word ptr ds:[0],Offffh
;-1をキャッシュに含き込む
;PFU をリセットする
de:(0h)
#PFU 制御語をロケーション0 に記憶させる
        IDOV
        fninit
                de: [0h]
        finstew
                word ptr ds:[0], Offffh
        Œ
                                        まもしメモリが変わっていれば(FPU が発見)
                its_Not_A_487
        te
                                        ; pro/cop ピンをコプロセッサにセットする
                al,01000000b
        OI
                ah, al
        BOV
                short finish cpu pin comp
        )mp
                                ;ここでは PTO/COP ピンをプロセッサにセットする
its_Mot_A_487:
                al.00111111b
        DOY
                ah, al
                                 ;これ以外の方法を完全に理解しない限り、
finish_cpu_pin_setup:
                                 このラベルの後はコードを表えない
                cs: cou_set_tab
        lidt
        IBOA
                 PORT_XXHIGH, al
```

【0018】タイプ80486DXと80487SXの 40*NE*は80486DXと80487SXの場合にピン 場合、NM1信号は図6に示すようにレジスタ16の出 A15に加えられるが、80486SXの場合にはどこ 力信号により制御されてバッファ12を通り、ピンB1 にも接続されない。PAL18の動作のリストを以下に 5に供給される。しかしながら、もしプロセッサが80 示す。 486SXならば、信号NM1は図6に示すようにPA 【0019】 L18を経由してピンA15に供給される。信号IGN* 【表4】

```
9 ..
                                                             10
      入力 ++/
/++
                        ;/* プロセッテはクロックチップからクロックを得る
;/* 上記クロックをコピーする
           = palclk2
Pin 1
           = oscclk2
Pin 2
                          ;/* 486DX PERR*
          • ferri
Pin 3
                          ;/* 4875X PERR1*
;/* 1 - 4865X 老校用, 0 - 4875X を使用
;/* 1 - DX 老校用, 0 - SX 老校用
Pin 4
Pin 5
          = pro_cop
           = dx ax
Pin 6
         = peA38e_
                          :/* これ以上使用セブ
Pin 7
Pin 8
                          ;/* coprocがビジイという信号をプロセッサに送る
                          ;/* 複合可能を示すとン。08 = 0 か有効
;/* レジスタの出力が検査可能であることを示すヒン
          - !oe_
Pin 9
           - troe_
Pin 11
Pin 12
           - nni
                          ;/* システムから加灯を入力する
/** 出力
             **/
           = errnbx_
                          ;/* コプロセッサエラーを 330 へ
Pin 13
           - ignne_
- ferrd_
                          ;/* fexr* を1クロック混らす
Pin 14
Pin 15
           = bsynpx
= clk2by2
                          :/* コプロセッサがビジイ
Pin 16
                          :/・プロセッサクロックを半分に
Pin 17
           - clk2syn
                          :/* CLEZ K合わせる
Pin 18
           - !clksyn
                          ;/* CLE1 K合わせる
Pin 19
clk2by2.d = !clk2by2 ;
    clksyn
               = loscclk2 & clk2by2 /* 関クロックが同じ録でオフになっている +,
               # clksyn & clk2by2 /* ことを検討することにより、クロック2
# clksyn & oscclk2 ; /* とクロック1 からスキューを除く*/
    clk2syn
              = loscclk2 :
             = bsynpx_ ;
    errepx
    $define s0
                    'b'111
    Sdefine sl
                    'b'001
    $define s2
                    ,p,011
    $define
             83
                    ,p,010
             54
    Schefine
                    'b'110
    $define
             s5
                    ,p,000
    $define
              в6
                    .p.100
    Schefine
                    'b'101
             87
              npxerr = [ferrd_, bsympx_, ignms_];
   FIELD
   SECURICE IDXETT (
   present
      if !mai & pro_cop & !dx_sx next s4 ; /* 486SXの NHI が支配している +/
     if !ferr_ & dx_sx next s1 ;
if !ferrl_ & !dx_sx & !pro_cop next s1 ;
     defmult next so ;
                                 * *【表5】
```

[0020]

```
11
                                                       12
present
           sl
  if ferr & dr sx next s0;
                                       /* もしエラーがなくなっていれば戻る */
  if ferri & ldx sx & lpro_cop next s0 ;
  if pro cop & ldx sx next s4;
                                       /* もし 485SX ならば、S4 に行く */
  default next s2 ;
present
           82
  if bsy386 next a3;
                               ノ+ ポート PO に書きこまれてなければビジイにならない
  if ferr & dx sx next s0;
  if ferri & !dx sx & ipro cop next s0 ;
  if pro cop & !dx sx next s4 ;
default next s2;
present
          53
  if ferr_ & dx_sx next s0;
  if ferri & !dx sx & !pro cop next s0 ;
  if pro cop & ldx sx next s4;
  default next s3;
          54
present
  if mai & pro_cop & !dx_sx next s0 ; /* 4865XのNMIを持つ */
  if dx sx next s0 ;
  if ldx sx & ipro_cop next s0 ;
  default next s4 ;
present
  next s0 ;
          56
present
 next s0;
          s7
present
    next s0 ;
  ŀ
  clksyn.oe = oe ;
  clk2syn.oe = co ;
  errapx_.oe = oe ;
```

【0021】80486SX型のプロセッサがソケット 10に実装されているとしよう。この場合、信号NMI はゲート12によって阻止され、ソケット10のピンB 15に達しない。信号NMIはPAL18を通って、表 1に示した正しいピンであるA15に供給される。これ 40 がこの場合に必要な唯一の宛先である。80487SX 型のプロセッサが実装されているとき、NMI信号はバッファ12を通ってソケット10のピンB15に達す る。信号IGNNE・はPALからピンA15に供給される。ピンA13は走査されると、信号FERR1・を示す。

【0022】80486DX型のプロセッサが実装されると、信号NMIはバッファ12を通ってピンB15に加えられる。信号IGNNE・はPAL18を介してピンA15に加えられる。ピンC14は走査されると信号*50

- * FERR* を示す。このように、使用者は別の手続きや 注意を要せずに、同じファミリーに属する少なくとも3 種類のプロセッサを1個のソケットに実装することがで きる
- 【0023】以上の説明は本発明の原理を説明するための例示にすぎない。当業者なら請求の範囲の欄に記載された本発明の範囲を逸脱することなく、多くの変形、修正例を容易に考えつくであろう。

【図面の簡単な説明】

- 【図1】本発明のソケットの略図。
- 【図2】本発明のソケットの略図。
- 【図3】本発明のソケットの略図。
- 【図4】本発明のソケットの略図。
- 【図5】本発明のソケットの略図。
- 【図6】プロセッサ、PAL、および関連部品のブロッ

14

13

15 BIOS


【符号の**訳**明】 10 ソケット 16 レジスタ 18 PAL

12 バッファ

ク図.

20 プロセッサ

【図1】




【図2】

⊠3^


			В5 .				_
A(19)	121	A19		D19	18	D(19)	
A(18)	139	A18		D18	36	D(18)	
A(17)	120	A17		D17	54	D(17)	
A(16)	126	A16		D16	84	D(16)	
A(15)	141	A15		D15	66	D(15)	
A(14)	156	A14		D14	90	D(14)	
A(13)	127	A13		D13	53_	D(13)	
A(12)	158	A12		012	72	D(12)	
A(11)	146	A11		011	35_	D(11)	
A(10)	164	A10	ソケット	D10	60	D(10)	
A(9)	128	A9		D9	52	D(9)	
A(8)	147	AB		D8	65	D(8)	
A(7)	130	A7		D7	96	D(7)	
A(6)	166	A6		D6	95	D(6)	
A(5)	129	A5		D5	83	D(5)	
A(4)	167	A4		D3	102	D(4)	
A(3)	149	A3		03	77	D(3)	
A(2)	131	A2		D2	106	D(2)	
		١٨٨		D1	107	D(1)	
				00	112	D(0)	
		ŀ		ŲŪ			

図1へ


【図3】



【図4】



【図5】



【図6】

